NT ABSTRACTS OF JAPA

(11) Publication number:

10-224335

(43) Date of publication of application: 21.08.1998

(51) Int. CI.

HO4L 7/02 H03K 5/153

H03L 7/00

H03L 7/095

(21) Application number: 09-031480

(71) Applicant: NIPPON TELEGR & TELEPH CORP

<NTT>

(22) Date of filing:

31. 01. 1997


(72) Inventor: KAWANO RYUSUKE

(54) BIT PHASE DETECTION CIRCUIT AND BIT SYNCHRONOUS CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a bit phase detection circuit which is never affected by the phase margin of a DFF (D type flip-flop) circuit by acquiring an AND between the pulse and clock signals corresponding to the changing point of a data signal and outputting the propriety of phase relation between the data and clock signals.

SOLUTION: A data changing point detection circuit consists of a delay circuit 3 and an EXOR circuit 4 and outputs a detection signal E. In this bit phase detection circuit, the changing point of a data signal D1 is detected by the circuit 4 as a pulse 1 of the signal E. An AND circuit 5 acquires an AND between the pulse 1 and 1 of a clock signal CK. Therefore, a phase detection signal S is always kept at O as long as 1 of the signal CK is separate from the signal D1. If 1 of the signal CK is close



to the edge of the signal S, the pulse 1 is generated from the signal S to decide that the signal D1 is close to the edge of the clock CK.

LEGAL STATUS

[Date of request for examination]

29.01.2001

[Date of sending the examiner's

decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2000 Japan Patent Office

(19)日本国特許庁 (JP)

公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平10-224335

(43)公開日 平成10年(1998) 8月21日

					(1000)	7277
(51) Int.Cl. ⁶ H 0 4 L H 0 3 K H 0 3 L	7/02	識別記号	F I H 0 4 L H 0 3 L H 0 3 K H 0 3 L	7/00 5/153	Z D S	
	77033		H03L 7/08		В	
	・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・				Á	

審査請求 未請求 請求項の数4 FD (全 7 頁)


(21)出願番号	特願平9-31480	(71)出願人	000004226		
(22)出顧日	平成9年(1997)1月31日		日本電信電話株式会社 東京都新宿区西新宿三丁目19番2号		
		(72)発明者	川野 龍介		
			東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内		
		(74)代理人	并理士 長尾 常明		

(54) [発明の名称] ビット位相検出回路およびビット同期回路

(57)【要約】

【課題】 DFF回路の位相余裕という性質に影響されないビット位相検出回路を実現する。

【解決手段】 データ信号を入力して該データ信号の変化点に対応するパルスを発生するデータ変化点検出回路(3、4)と、該データ変化点検出回路の出力パルス信号とクロック信号との論理積をとり前記データ信号と前記クロック信号の間の位相関係の良否を示す信号を出力する論理積回路(5)とからなる。



【特許請求の範囲】

【請求項1】データ信号を入力して該データ信号の変化 点に対応するパルスを発生するデータ変化点検出回路 と、該データ変化点検出回路の出力パルス信号とクロッ ク信号との論理積をとり前記データ信号と前記クロック 信号の間の位相関係の良否を示す信号を出力する論理積 回路とから構成されることを特徴とするビット位相検出 回路。

【請求項2】データ信号を入力して該データ信号の変化 点に対応するパルスを発生するデータ変化点検出回路 と、クロック信号を入力して該クロック信号の立上り点 又は立下り点に対応するパルスを発生すクロックエッジ 検出回路と、前記データ変化点検出回路の出力パルス信 号と前記クロックエッジ検出回路の出力パルス信号との 論理積とり前記データ信号と前記クロック信号の間の位 相関係の良否を示す信号を出力する論理積回路とから構 成されることを特徴とするピット位相検出回路。

【請求項3】データ信号を遅延制御信号により遅延させ る遅延回路と、該遅延回路から出力するデータ信号とク ロック信号との間の位相関係の良否を示す信号を出力す 20 る請求項1または2に記載のビット位相検出回路と、該 ビット位相検出回路から出力するパルスを計数するカウ ンタと、該カウンタの計数結果に応じた前記遅延制御信 号を発生する遅延制御回路と、前記遅延回路から出力す るデータ信号を入力し前記クロック信号又は請求項2の クロックエッジ検出回路の出力パルス信号をクロック入 力とするリタイミング部とで構成され、該リタイミング 部の出力を出力データ信号としたことを特徴とするビッ ト同期回路。

【請求項4】請求項3のピット同期回路において、 前記遅延回路と前記ビット位相検出回路との間に、ビッ ト位相検出動作を特定の期間だけに限定するビット位相 検出区間限定部を設けたことを特徴とするピット同期回 路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ビット位相が任意 な入力データ信号を扱うディジタル伝送装置やディジタ ル信号処理装置のための、入力データ信号と装置のシス ット位相検出回路、および入力データ信号をシステムク ロック信号に同期させるビット同期回路に関するもので ある。

[0002]

【従来の技術】従来、この種のピット位相検出回路は、 クロック信号あるいはデータ信号を多相化し、これら多 相のクロック信号またはデータ信号を用いて、D型フリ ップフロップ回路(以下、「DFF回路」と呼ぶ)によ る信号の取り込みを行い、そのDFF回路の出力の比較

ット同期回路は、その ット位相検出回路の検出結果を クロック信号またはデータ信号の遅延制御回路に戻すこ とによって、クロック信号とデータ信号との最適位相を 決定するものであった。

【0003】図14は従来のピット位相検出回路の一例 を示す構成図である。101はデータ信号D1の入力端 子、102はクロック信号CKの入力端子、103はデ ータ信号D1を所定時間遅延させてデータ信号D2とし て出力する遅延回路、104、105はDFF回路、1 10 06は排他的論理和 (EXOR) 回路、107は位相検 出信号の出力端子である。

【0004】このピット位相検出回路では、クロック信 号CKのエッジがデータ信号D1のエッジ付近にある と、各DFF回路104、105の出力結果に時間的な 差が生じ、その差がEXOR106で検出されるので、 データ信号D1とクロック信号CKとの間の位相関係の 良否を判定することができる。

[0005]

【発明が解決しようとする課題】ところが、このDFF 回路104、105は、実際には位相余裕という性質を もつため、図15に示すように不定領域があり、その部 分が両DFF回路104、105でオーバーラップする と、その領域ではDFF回路104、105ともに出力 結果が不定であるため、その出力の排他的論理和をとっ ても、結果が不定となり、位相検出ができない可能性が

【0006】そこで、この不定領域のオーバーラップを 無くすためは、遅延回路103により図16に示すよう に、データ信号D1に対するデータ信号D2の遅延量を 30 大きくすればよいが、このようにすると、有効的な1ビ ットの幅が減少し、この有効ビット幅とクロック信号C Kとの位相関係を最適化することが困難になるというジ レンマがあり、この種のビット位相検出回路を用いたビ ット同期回路においては、最高動作速度に制限を受ける こという問題があった。

【0007】また、この種のビット位相検出回路を用い ないピット同期回路であっても、DFF回路のセットア ップホールド時間が位相余裕に比較して無視できない速 度領域では、瞬時かつ高精度にクロック信号の位相をD テムクロック信号との間の位相関係の良否を判定するビ 40 FF回路の位相余裕内にアジャストすることが困難であ った。

【0008】さらに、図14に示したピット位相検出回 路では、データ信号D1とクロック信号CKの位相関係 を、まずDFF回路104、105を用いて読み込んで から判定しているため、図15に示した不定領域とそう でないところの境界にクロッツクエッジが位置している 場合は、ジッタの影響でその判定結果が揺らぐ恐れがあ

【0009】本発明の第1の目的は、DFF回路の位相 結果によってビット位相検出を行うものであり、またビ 50 余裕という性質に影響されないビット位相検出回路を提

[0010]

【課題を解決するための手段】第1の発明のピット位相 検出回路は、データ信号を入力して該データ信号の変化 点に対応するパルスを発生するデータ変化点検出回路 と、該データ変化点検出回路の出力パルス信号とクロッ ク信号との論理積をとり前記データ信号と前記クロック 信号の間の位相関係の良否を示す信号を出力する論理積 回路とから構成した。

【0011】第の2発明のビット位相検出回路は、データ信号を入力して該データ信号の変化点に対応するパルスを発生するデータ変化点検出回路と、クロック信号を入力して該クロック信号の立上り点又は立下り点に対応するパルスを発生すクロックエッジ検出回路と、前記データ変化点検出回路の出力パルス信号と前記クロックエッジ検出回路の出力パルス信号との論理積とり前記データ信号と前記クロック信号の間の位相関係の良否を示す信号を出力する論理積回路とから構成した。

【0012】第3の発明のビット同期回路は、データ信号を遅延制御信号により遅延させる遅延回路と、該遅延回路から出力するデータ信号とクロック信号との間の位相関係の良否を示す信号を出力する請求項1または2に記載のビット位相検出回路と、該ビット位相検出回路から出力するパルスを計数するカウンタと、該カウンタの計数結果に応じた前記遅延制御信号を発生する遅延制御回路と、前記遅延回路から出力するデータ信号を入力し前記クロック信号又は第2の発明のクロックエッジ検出回路の出力パルス信号をクロック入力とするリタイミング部とで構成し、該リタイミング部の出力を出力データ信号とした。

【0013】第4の発明のビット同期回路は、第3の発明のビット同期回路において、記遅延回路と前記ビット位相検出回路との間に、ビット位相検出動作を特定の期間だけに限定するビット位相検出区間限定部を設けて構成した。

[0014]

【発明の実施の形態】

[第1の実施の形態] 図1は本発明の第1の実施の形態のピット位相検出回路の構成を示すプロック図である。1はデータ信号D1が入力する入力端子、2はシステムのクロック信号CKが入力する入力端子、3はデータ信号D1を遅延して遅延データ信号D2として出力する遅延回路、4はデータ信号D1とD2の排他的論理和をとるEXOR回路、5はEXOR回路4の出力信号Eとクロック信号CKの論理積をとりピット位相検出信号Sと

して出力するAND LAG、6は位相検出信号Sの出力端子である。遅延回路3とEXOR回路4はデータ変化点検出回路を構成し、その検出信号Eを出力する。

【0015】このピット位相検出回路では、データ信号 D1の変化点がEXOR回路4で信号Eのパルス

(「1」)として検出され、これとクロック信号CKの「1」との論理積がAND回路5でとられる。したがって、クロック信号CKの「1」とデータ信号D1のエッジとが離れている場合には、図2に示すように、位相検出信号Sは常時「0」となる。しかし、近付いている場合には、図3に示すように、位相検出信号Sにパルス(「1」)が発生し、データ信号D1とクロックCKのエッジが接近していることが判定される。

【0016】 [第2の実施の形態] 図4は本発明の第2の実施の形態のビット位相検出回路の構成を示すプロック図である。図1に示したものと同一のものには同一の符号を付した。ここでは、クロック信号CKの入力端子2にも遅延回路7を接続し、この遅延回路7で遅延させた遅延クロック信号CK1と入力端子2に入力したクロックCKの反転信号の論理積をAND回路8でとって、次段のAND回路5に入力させている。これら遅延回路7とAND回路8はクロック信号CKのエッジ検出回路を構成する。なお、AND回路8を、遅延回路7の出力信号を反転させて処理するタイプのものに代えれば、クロック信号CKの立上りエッジを検出するエッジ検出回路を構成できる。

【0017】このビット位相検出回路では、データ信号D1のエッジを表すEXOR回路4の出力信号Eと、クロック信号CKのエッジを表すAND回路8の出力信号ECKのパルスが、図5に示すように離れていれば、ビット位相検出信号Sは「0」のままであるが、図6に示すように重なれば、ビット位相検出信号Sにパルスが現れ、データ信号D1とクロック信号CKのエッジが接近していることが判定される。

【0018】 [第3の実施の形態] 図7は本発明の第3の実施の形態のビット同期回路の構成を示すプロック図である。ここでは、図1に示した第1の実施の形態のビット位相検出回路を利用している。9はデータ信号D0を遅延させる遅延回路、10はこの遅延回路を制御部10に制御信号を送るカウンタであり、AND回路5から得られるビット位相検出信号Sのパルスを計数する。12は遅延回路9の出力データ信号D1を調整的に遅延させデータ信号D3とする遅延回路、13はそのデータ信号D3をクロック信号CKの立下りエッジで取り込むリタイミング部としてのDFF回路、14は出力端子である。

【0019】このピット同期回路では、遅延回路3、E るEXOR回路、5はEXOR回路4の出力信号Eとク XOR回路4およびAND回路5から構成されるピット ロック信号CKの論理積をとりピット位相検出信号Sと 50 位相検出回路において、データ信号D1とクロック信号

CKのエッジとが近い場合にはビット位相検出信号Sに パルスが現れるので、これをカウンタ11で計数し、そ の計数値に応じて遅延制御部10が遅延回路9において データ信号D1の遅延量(シフト量)を制御する。

【0020】したがって、この操作の繰返しによってビ ット位相検出信号Sにパルスが現れなくなると、遅延回 路9の遅延量制御の操作が終り、このときDFF回路1 3 に入力するデータ信号D3とクロック信号CKの位相 関係は、データ信号D3のエッジとクロック信号CKの 立下りエッジが必ず離れていることが保証されているの 10 ある。 で、図8に示すように、データ信号D3に対するピット 同期が可能となる。

【0021】図9は図7に示したカウンタ11、遅延制 ・御部10、および遅延回路9を具体化した回路図であ る。15はリセット端子、16はビット位相検出信号S の入力端子、17はデータ信号D0の入力端子、18は データ信号D1の出力端子である。また、19~21は システム起動時に初期状態にリセットされるリセット機 能付のTFF回路である。22~24はセレクタであ を選択し、「0」のとき入力端子Dbのデータを選択す る。25は所定のデータ遅延量を持ったゲート回路であ り、セレクタ22の入力端子Daには1個、セレクタ2 3の入力端子Daには2個、セレクタ24の入力端子D aには4個接続されている。

【0022】この図9の回路では、TFF回路19~2 1がリセットされた後、入力端子15にビット位相検出 信号Sのパルスが入力する毎に、TFF回路19の出力 信号A、TFF回路20の出力信号B、TFF回路21 の出力信号Cが、図10に示すように変化する。

【0023】したがって、セレクタ22~24の遅延を 無視すると、信号Sのパルスが0個ではすべてのセレク タ22~24が入力端子Dbを選択しデータ信号D1は データ信号D0に対して遅延なし、信号Sのパルスが1個目ではセレクタ22のみが入力端子Daを選択しデー 夕信号D1は遅延量1(ゲート回路25の単位遅延 **量)、信号Sのパルスが2個目ではセレクタ23のみが** 入力端子Daを選択しデータ信号D1は遅延量2、信号 Sのパルスが3個目ではセレクタ22と23が入力端子 Daを選択しデータ信号D1は遅延量3、・・・・、信 40 信号CKとの位相関係が保持される。したがって、DF 号Sのパルスが7個目ではセレクタ22~24の全部が 入力端子Daを選択しデータ信号D1は遅延量7とな る。このようにして、図7に示した遅延回路9には、8 種類の遅延量のうちからピット位相検出信号Sのパルス 数に応じて選択された1個の遅延量が設定される。

【0024】なお、ここでは遅延量の種類が8種類の場 合について説明したが、TFF回路、セレクタ、ゲート 回路の各々の数を増減することにより、7種類以下ある いは9種類以上の遅延量を設定することができることは 勿論である。

[0025] [第4の実施の形態] 図7で説明した第3 の実施の形態では、データ変化点検出信号Eとクロック 信号CKの論理積をとってもビット位相検出信号Sにパ ルス(「1」)が立たない関係にあるクロック信号CK に対しては、データ信号D3がずれている。しかし、そ のずれの距離 (時間) が短く、図11の左側に示すよう にジッタの大きさがパケット内で局所的に異なる場合に は、もう一度ビット位相検出信号Sにパルスが立って、 遅延回路9によりデータ信号D3がシフトする可能性が

【0026】この動作はさらに安定する位相関係に移行 する(図11の右側参照)ものであるから望ましい動作 ではあるが、この動作がデータ先頭ではなくデータ途中 で起こることは望ましくない。

【0027】図12はこのようなジッタの発生に対する 対策を施したビット同期回路を示す第4の実施の形態の プロック図である。図7に示したものと同一のものには 同一の符号を付している。ここでは、遅延回路9とデー タ変化点検出回路の遅延回路3との間に、ピット位相検 り、S端子の信号が「1」のとき入力端子Daのデータ 20 出区間限定部としてのセレクタ26を接続し、このセレ クタ26において、遅延回路9からのデータ信号と入力 端子27からの固定レベル(「0」)の信号とを、制御 端子28に入力するフレーム信号PF(パケットの先頭 から所定時間だけ「1」となりその後はパケット終了ま で「0」となる信号)で切り替えるようにしたものであ る。

【0028】ここでは、図13に示すように、フレーム 信号PFが「1」の期間のみ、遅延回路9からのデータ 信号D1をデータ変化点検出回路に送る。フレーム信号 30 PFが「0」になったときは、端子27の「0」の信号 をデータ変化点検出回路に送るので、そのビット位相検 出回路が検出動作を停止し、ビット位相検出信号Sが 「0」の状態に保持される。

【0029】この操作によって、図11の左側に示した ように、ピット位相検出信号Sがジッタの影響により 「0」から「1」に反転しやすい位相関係にデータ信号 D3とクロック信号CKがあったとしても、ピット位相 検出信号Sが「0」の状態であるので、フレーム信号P Fが「1」の期間に決定したデータ信号D3とクロック F回路13におけるデータ再生が誤ることはない。

【0030】 [その他の実施の形態] なお、前記した第 3の実施の形態(図7)や第4の実施の形態(図12) のビット同期回路において、ビット位相検出回路として 第1の実施の形態(図1)のものを使用したが、第2の 実施の形態(図4)のピット位相検出回路を使用するこ ともできることは勿論である。

【0031】この場合、DFF回路13に入力させるリ タイミング用のクロック信号としては、システムのクロ 50 ック信号CKでも、また立下りエッジ検出したクロック

信号ECKでも、さらに立上りエー検出したクロック 信号でも良いが、タイミング合わせの設計の簡略化の観 点からは、後者の立上りまたは立下がりエッジ検出した クロック信号を用いる方が良い。

[0032]

【発明の効果】以上から第1、第2の発明によれば、D 5。
FF回路の位相余裕という性質に起因する不定領域を考慮する必要がなくなり、高精度にデータ信号とクロック信号との位相関係を判定することができる。第3の発明によれば、DFF回路の位相余裕という性質に起因する最高動作速度の低下を抑制したビット同期回路を実現することができる。第4の発明によれば、ジッタの影響による望ましくない場所でのデータ信号とクロック信号の位相関係の変化を禁止し、確実なビット同期を保証するとができる。

【図面の簡単な説明】

【図1】 本発明の第1の実施の形態のビット位相検出 回路の構成を示すブロック図である。

【図2】 図1の回路の動作のタイミングチャートである。

【図3】 図1の回路の動作のタイミングチャートである。

【図4】 本発明の第2の実施の形態のビット位相検出回路の構成を示すブロック図である。

【図 5】 図 4 の回路の動作のタイミングチャートである。

【図6】 図4の回路の動作のタイミングチャートである。

【図7】 本発明の第3の実施の形態のビット同期回路 の構成を示すブロック図である。

【図8】 図7の回路の動作のタイミングチャートである。

【図9】 図7の回路のカウンタ11、遅延制御部10、および遅延回路9の部分の具体的回路図である。

【図10】 図9の回路の動作のタイミングチャートである。

【図11】 ジッタのある場合の説明のためのタイミングチャートである。

【図12】 本発明の第4の実施の形態のピット同期回路の構成を示すプロック図である。

【図13】 図12の回路の動作のタイミングチャートである。

【図14】 従来のピット位相検出回路の構成を示すブロック図である。

【図15】 図14の回路の動作のタイミングチャート 20 である。


【図16】 図14の回路の動作のタイミングチャートである。

【符号の説明】


E:データ変化点検出信号、S:ビット位相検出信号、

ECK:クロック立下り点検出信号


【図1】




[図2]



[図3]




[図4]








【図6】




[図7]


[図8]



【図9】


[図10]





【図11】


[図12]







[図13]


[図14]





【図15】





CK